CPU・メモリ・ディスク
CPU/メモリ/ディスク
CPU・メモリ・SSD・HDD・GPU・NIC… PC/サーバを構成する主要部品を、役割・性能指標・ボトルネックから整理します。
コレクション 02
メモリ・ストレージ(3)
メモリ（RAM / DRAM）
揮発性メモリ
CPU がすぐ使うデータを置く高速な作業領域。容量が足りないとスワップで一気に遅くなり、DB や仮想化では ECC・チャネル数・NUMA 設計が重要になる。
SSD / NVMe
フラッシュストレージ
NAND フラッシュにデータを保存するストレージ。NVMe は PCIe 経由で低遅延・高 IOPS を出せるため、OS 起動、DB、仮想化、ログ処理の体感性能に効きやすい。
HDD
磁気ディスクストレージ
磁気ディスクを回転させてデータを記録する大容量ストレージ。ランダムアクセスは遅いが、容量単価に優れるため、バックアップ、アーカイブ、NAS、オブジェクトストレージの下層で使われる。
| 項目 | メモリ（RAM / DRAM） | SSD / NVMe | HDD |
|---|---|---|---|
| 役割 | CPU が処理中のデータを一時的に置く作業領域 | OS・アプリ・データを不揮発に保存する高速ストレージ | 大容量データを低コストで長期保存するストレージ |
| 見る指標 | 容量 / 帯域 / レイテンシ / ECC / チャネル数 | IOPS / レイテンシ / TBW / PCIe 世代 / 容量 | 容量 / 回転数 / シーケンシャル速度 / MTBF / 消費電力 |
| ボトルネック | 容量不足・メモリ帯域・NUMA 配置 | 書き込み耐久・熱・PCIe レーン・コントローラ性能 | ランダム I/O・機械故障・振動 |
| 代表用途 | DB キャッシュ・インメモリ処理 | OS・アプリの起動ディスク | バックアップ保存先 |
コレクション 03
基板・I/O(2)
マザーボード / チップセット
プラットフォーム基板
各部品を物理・電気的につなぎ、電源供給、I/O、ファームウェア、管理機能を提供する基板。サーバでは BMC、冗長電源、PCIe レーン、メモリスロット数が運用性を左右する。
NIC（ネットワークカード）
ネットワーク I/O
機器をネットワークへ接続するインターフェース。サーバでは 10/25/100GbE、チーミング、SR-IOV、RDMA、TCP オフロードなどが仮想化やストレージ性能に直結する。
| 項目 | マザーボード / チップセット | NIC（ネットワークカード） |
|---|---|---|
| 役割 | CPU・メモリ・ストレージ・拡張カードを接続する土台 | サーバや PC を Ethernet / Wi-Fi に接続する拡張部品 |
| 見る指標 | ソケット / PCIe レーン / DIMM スロット / I/O / BMC | GbE / ポート数 / RDMA / オフロード / レイテンシ |
| ボトルネック | 拡張性・ファームウェア・世代互換 | 帯域・割り込み負荷・ドライバ・ケーブル規格 |
| 代表用途 | PC・サーバの構成設計 | サーバのネットワーク接続 |
操作して学ぶ
コンピュータ史 年表
1843年のラブレスの覚書から2013年のDockerまで、素子・機械・記憶装置・ネットワーク・パーソナルコンピュータ・モバイル/クラウドという6つの流れを1枚に。 OS・AI・DB・ブラウザ・プログラミング言語それぞれの系譜は各トピックの専用の図に譲り、ここでは共通の土台となった史実だけを辿ります。 ドラッグとズームで探検し、気になる項目をクリックすると解説が出ます。
ノードをクリックすると、そのOSの解説と関連記事がここに表示されます。
操作して学ぶ
Powers of Ten — データ量とレイテンシの桁違いを体感
1B→1YBのデータ量、L1キャッシュ→大陸間通信のレイテンシを対数スケールで一望。基準を1秒に拡大して体感できる。
操作して学ぶ
AMAT計算機 — ヒット率から期待レイテンシを求める
L1/L2/L3/DRAMやRedis/DBのヒット率をスライダーで動かし、期待レイテンシの非線形な悪化を体感。
操作して学ぶ
RAID可視化 — 配置と故障耐性を動かす
RAID0/1/5/6/10のストライプ・パリティ配置を図で表示。ディスクをクリックして故障させ、データが残るか判定できる。
操作して学ぶ
IOPS計算機 — HDD/SSD/NVMeを同じ式で比べる
HDDの機械的な理論IOPSとSSD/NVMeの公称値を並べ、ブロックサイズでスループットがどう変わるかを体感。
解説記事
原理・深掘り（上級）
計算機アーキテクチャと部品の動作原理を、図とともにわかりやすく。
Amdahlの法則とGustafsonの法則 ─ 並列化の上限と弱スケーリング
コア数を倍にしても速くならない理由を、逐次部分が律速するAmdahlの法則と、問題規模を増やすGustafsonの法則の数理で理解できます。強・弱スケーリングと通信オーバーヘッドの読み方も身につきます。
ASICとアクセラレータ設計 ─ 固定機能の電力効率と汎用性の天秤
なぜ専用ASICは汎用CPUの100倍も電力効率が高いのか。固定機能が省く無駄、ドメイン特化設計の原則、NREや柔軟性とのトレードオフを原理から掴み、FPGAやGPUとの使い分けを判断できます。
CPUアーキテクチャ系統樹（x86 / Arm / RISC-V / Power）
なぜ今この4系統が生き残ったのか。8086からx86-64、AcornからArm、SPARC/MIPS/PowerからRISC-Vまでの派生と分岐を年代順の系統樹で辿り、設計思想の違いを掴めます。
CXLとメモリ拡張・コヒーレント接続の原理
メモリをCPUに固定せず必要な分だけ束ねたい。CXLがPCIe物理層の上にコヒーレンシを載せ、メモリ拡張・プーリングを成立させる原理を押さえれば、データセンターのメモリ分離の意味が腑に落ちます。
DDR世代比較 ─ プリフェッチ・バンクグループ・帯域進化
なぜDDR5はクロックが大きく伸びていないのに帯域が倍増するのか。プリフェッチ深度・バースト長・バンクグループという三つの仕掛けで世代の進化を一望し、表記の数字を正しく読めるようになります。
DMAとIOMMUの原理 ─ デバイス転送とアドレス保護
デバイスがCPUを介さず直接メモリを読み書きできるのはなぜか。DMAとIOMMUの内部を押さえれば、仮想化のパススルーや「不正なDMAでメモリが壊される」リスクの正体が腑に落ちます。
FPGAの原理 ─ LUT・ルーティング・再構成可能計算
なぜFPGAは命令を実行せず回路そのものを書き換えて速いのか。LUT・ルーティング・ビットストリーム再構成から空間並列の計算モデルまで原理で押さえ、CPUやGPUとの使い分けを掴めます。
GPUアーキテクチャの原理 ─ SIMTとワープ実行
なぜGPUは何千スレッドも同時に走らせて速いのか。SMとワープ、SIMT実行モデルを原理から押さえ、分岐や占有率の性能の勘所を掴めます。
GPUメモリ階層と実行モデル図
GPUカーネルが遅い原因の多くは、実行階層とメモリ階層の対応を取り違えた配置にあります。グリッド／ブロック／ワープと各メモリのスコープを整理し、最適化の勘所を掴めます。
GPU間インターコネクト ─ NVLink/NVSwitchとスケールアップ
巨大モデルが1台のGPUに収まらない理由と、NVLink/NVSwitchがPCIeの何倍もの帯域でGPUを束ねる原理を押さえ、NVL72やall-reduceの数字の意味が腑に落ちます。
HDDの記録原理 ─ 垂直磁気記録からHAMR/SMRまで
なぜHDDはまだ大容量で安いのか。プラッタへ磁気で書く物理から、SMRの瓦記録やHAMRの熱アシストまで原理を押さえ、容量と性能の勘所を掴めます。
NANDフラッシュとSSDの内部 ─ FTL・ウェアレベリング・GC
なぜSSDは上書きできず、書けば書くほど内部で余計に書くのか。セル構造からFTL・GCまで原理を押さえ、寿命と性能の勘所を掴めます。
NoC(オンチップネットワーク)の原理 ─ ルーティングとフロー制御
多コアを1本のバスで繋ぐ時代はとうに終わった。NoCがメッシュやトーラスでコア間を網目状に結び、ルーティングとフロー制御でスケールさせる原理を押さえれば、メニーコアの配線がなぜこう設計されるかが腑に落ちます。
PCI Expressの原理 ─ レーン・パケット・ルートコンプレックス
なぜPCIeは世代ごとに帯域を倍増し続けられるのか。シリアル差動レーンと3層パケットプロトコルの内部を押さえれば、x16やNVMeの数字の意味が腑に落ちます。
PCIe世代と信号品質 ─ PAM4・FEC・イコライゼーション
Gen5やGen6のGT/sが何を意味するのか。NRZからPAM4への転換とFEC・イコライゼーションを押さえれば、世代更新で何が物理的に難しくなるかが腑に落ちます。
RAIDの原理 ─ ストライピング・パリティ・再構築の数理
なぜ1台壊れてもデータが残り、容量と速度はどう変わるのか。XORパリティとReed-SolomonのP+Q二重冗長、リビルド中の二次故障とURE、書き込みホールまで原理から押さえ、信頼性設計の勘所を掴めます。
RAS機能の原理 ─ マシンチェック・メモリミラーリング・ページリタイア
なぜサーバーは1ビット化けで止まらず故障部位を切り離せるのか。マシンチェックアーキテクチャ・メモリミラー・ページリタイアの原理を押さえ、可用性設計の勘所を掴めます。
SIMDとベクトル演算の原理（SSE/AVX/NEON/SVE）
なぜ1命令で複数データを一気に処理できるのか。SSE/AVXの固定長とSVEのスケーラブル方式、自動ベクトル化と整列の勘所を原理から押さえ、CPUの並列性能を引き出せます。
SSDのレイテンシ深層 ─ チャネル並列・SLCキャッシュ・QoS
SSDの平均は速いのに、たまに遅い瞬間はなぜ起きるのか。チャネル並列・SLCキャッシュ・GC干渉まで原理を押さえ、テールレイテンシの正体と抑え方を掴めます。
Tensorコアと行列演算アクセラレータの仕組み
なぜAI向けGPUは桁違いに速いのか。行列積をハード化するTensorコアと混合精度の原理を押さえ、TFLOPS表記の読み方と性能の勘所が掴めます。
VLIWとEPICアーキテクチャ ─ 静的スケジューリングの設計判断
なぜItaniumは消えたのか。コンパイラが並列性を明示するVLIW/EPICの命令束・述語実行・投機ロードと、可変メモリ遅延に敗れた理由を原理から押さえ、設計判断の本質を掴めます。
アウトオブオーダ実行とTomasuloアルゴリズム
命令を順番どおりに実行しないのに結果は正しい。レジスタリネーミングとROBがどう依存を解いて並列度を引き出すのか、その原理を内部動作から掴めます。
アクセラレータの系譜図 ─ CPU/GPU/TPU/NPU/DPU/FPGA
なぜGPUやTPUが汎用CPUから枝分かれしたのか。汎用性と電力効率（性能/W）の二軸で各アクセラレータを位置づけ、年代と分岐の系統図で設計思想の派生を一望し、用途選定の判断軸が掴めます。
アトミック命令と同期プリミティブのハード実装
ロックやカウンタが壊れない理由を、命令レベルから把握できます。CAS・LL/SC・fetch-and-add がキャッシュコヒーレンスとどう連携し、バスロックからキャッシュロックへ進化したかを原理から解説します。
アドレス空間とアドレッシングモード ─ 物理/仮想/I/Oマップ
ポインタやMMIOが「どこを指すか」を原理から掴めます。物理／仮想／I/O空間の分け方とカーネル分割、ベース＋変位などの有効アドレス計算まで一気通貫で理解できます。
エラー検出訂正 ─ ECCメモリとパリティ・CRCの数理
なぜ1ビット化けても検出だけでなく自動訂正できるのか。パリティ・ハミング符号・CRCの数理を原理から押さえ、メモリ・ストレージ・伝送の信頼性設計の勘所を掴めます。
エンディアンとデータアライメント ─ バイト順とアクセス境界
なぜ同じ整数がマシンによって逆順のバイト列になり、構造体に謎の隙間が空くのか。バイト順・自然アライメント・パディングを原理から押さえ、通信プロトコルや低レベルI/Oの落とし穴を避けられます。
キャッシュメモリの原理 ─ 連想方式・置換・一貫性
DRAM より桁違いに速い SRAM を、なぜ少量で広く効かせられるのか。連想方式・置換ポリシー・書き込み方式・ミス分類を原理から押さえ、ヒット率の勘所を掴めます。
キャッシュ置換ポリシーの深層 ─ LRUの近似からRRIPまで
真のLRUがなぜ高価でスキャンに脆いのか。擬似LRUからRRIP・SHiP・set duelingまで、ヒット率を実際に押し上げる置換アルゴリズムの数理と実装コストを原理から掴めます。
クロック同期と非同期設計 ─ メタステーブルとCDC
別クロック間で信号を渡すとなぜ稀に回路が壊れるのか。メタステーブルの正体とMTBF、2段FFシンクロナイザやグレイコード・非同期FIFOまで、CDCを安全に設計する勘所を原理から掴めます。
コンピュータアーキテクチャの抽象階層図 ─ アプリからトランジスタまで
なぜ高級言語の1行がトランジスタの電圧スイッチに化けるのか。アプリからデバイス物理までの抽象階層を1枚で俯瞰し、各境界の契約と漏れる抽象を整理して全体像を掴めます。
シストリックアレイの原理 ─ データフローと行列積アクセラレータ
なぜTPUは行列積をあれほど効率よく回せるのか。PE格子にデータを波状に流すシストリックアレイの再利用原理と、重み定置などのデータフローを押さえれば利用率の勘所が掴めます。
スーパースカラの発行幅とディスパッチ ─ 並列度の限界
なぜ発行幅を倍にしても性能は倍にならないのか。依存検査のO(n^2)爆発とウェイクアップ・セレクトの臨界パスを原理から押さえ、幅拡大が頭打ちになる理由を掴めます。
スタックマシンとレジスタマシン ─ 実行モデルの設計判断
なぜJVMやWASMはスタック型で物理CPUはレジスタ型なのか。コード密度とデコード単純性、命令数と並列性の綱引きを原理から掴み、JITのスタック→レジスタ変換まで一気に理解できます。
ストレージスタックとI/Oパス ─ ブロック層・キュー深度・NVMe多重キュー
なぜNVMe SSDは速いのにキュー深度1では本領を発揮できないのか。アプリからデバイスまでのI/Oパスとblk-mq・多重キューを原理から押さえ、IOPSとレイテンシの勘所が掴めます。
ストレージ階層とインターフェース系統図（SATA/SAS/NVMe/CXL）
なぜNVMeは速く、CXLは何が違うのか。ATA/SCSIの系譜からSATA・SAS・NVMe・CXLまでをプロトコル層と帯域で対比する系統図として整理し、各規格を選ぶ判断軸が掴めます。
ソケット間インターコネクトの原理 ─ UPI/Infinity Fabric
2ソケットなのに性能が伸びない、リモートメモリで遅くなる謎を解きたい。UPIやInfinity Fabricがソケットをコヒーレントに束ねる原理と、NUMA遅延・スケール限界の発生源を押さえれば、配置と設計の勘所が掴めます。
ダークシリコンとヘテロジニアスコア ─ big.LITTLEと専用化の設計判断
なぜ全コアを全開で回せず、P/Eコアや専用アクセラレータに分かれたのか。Dennard終焉とダークシリコンの制約から、ヘテロジニアス化と近しきい値動作という設計判断を原理で掴めます。
チップキルとアドバンストECC ─ 多重ビット故障の訂正
DRAMチップが1個丸ごと壊れてもサーバーが止まらない理由を、SECDEDの限界とシンボル符号の数理から解き明かし、大規模メモリの信頼性設計の勘所が掴めます。
ディレクトリ方式キャッシュコヒーレンシ ─ 多コアのスケーラビリティ
コア数が増えるとスヌープのブロードキャストが帯域を食い潰す。ディレクトリ方式は共有者を記録して必要な相手にだけ無効化を送り、数十〜数百コアでも一貫性を保てる設計の勘所を掴めます。
テープと光ストレージの原理 ─ 長期保存とアーカイブ階層
なぜ大量データの長期保存はいまだにテープなのか。LTOの蛇行記録とロボットライブラリ、LTFS、光ディスクのWORMまで原理を押さえ、ビット単価・寿命・遅延でアーカイブ階層を設計する判断軸が掴めます。
ハードウェアトランザクショナルメモリ(HTM)の仕組み
細粒度ロックの地獄を書かずに、複数アドレスの更新をまとめて原子的に行えます。HTMがキャッシュコヒーレンスで投機実行を追跡し、競合時に巻き戻す原理と、容量・割り込みでアボートする限界まで掴めます。
ハードウェア仮想化支援 ─ VT-x/EPTと二段アドレス変換
VMがほぼネイティブ速度で動くのはなぜか。VT-xのroot/non-root分離とEPTの二段アドレス変換を原理から押さえれば、VM Exitやポステッド割り込みの最適化の意味が腑に落ちます。
パイプラインのスーパーパイプライン化と周波数限界
段数を深めれば本当に速くなるのか。スーパーパイプラインの周波数利得が、ラッチ遅延と分岐ミス増大でどこから収穫逓減に転じるかを原理から押さえ、最適段数の勘所を掴めます。
ブートシーケンスとファームウェア ─ リセットからOSハンドオフまで
電源投入からOSが起動するまでの数秒間で何が起きているか。リセットベクタ・POST・UEFIのDXE/BDSからSecure BootとMeasured Bootまでを原理で押さえれば、ブート不能や署名エラーの切り分けが効くようになります。
フォルスシェアリングとキャッシュライン競合の原理
並列化したのに遅い、コアを増やすほど落ちる──その犯人がフォルスシェアリングです。無関係なデータが同じ64Bラインに同居する仕組みと、パディングで消す原理を掴めます。
プラットフォーム接続トポロジ図 ─ CPU・チップセット・I/O
なぜ同じNVMeでもCPU直結とチップセット経由で速度が変わるのか。CPU直結のPCIe・メモリと、DMI経由のSATA/USB/LANの経路と帯域をトポロジ図で整理し、どこがボトルネックかを一目で見抜けます。
プリフェッチ機構の原理 ─ ストライド検出から相関予測まで
メモリ遅延を待ってCPUが空転する原因を断つのがプリフェッチです。ストライド検出から相関予測、プリフェッチ距離と帯域汚染のトレードオフまで、性能の勘所を原理から掴めます。
プロセッサのデータパスと制御 ─ ハードワイヤ制御とマイクロプログラム
命令が動く仕組みは「値を運ぶデータパス」と「経路を切り替える制御」に分けると一気に見通せます。ハードワイヤ制御とマイクロプログラム制御、単一・多サイクル実装の設計判断を原理から押さえられます。
マイクロアーキ・サイドチャネルの原理 ─ Spectre/Meltdown系
投機実行はなぜ秘密を漏らすのか。SpectreとMeltdownとMDSが残す痕跡と読み出し手口、KPTIやretpolineといった緩和の構造を原理から押さえ、性能対策とのトレードオフを見極められます。
メモリコントローラの原理 ─ スケジューリングとバンク並列性
DDRの理論帯域が出ない理由を、コマンドの並べ替え・行バッファ・バンク並列性・リフレッシュの観点で原理から解きほぐし、実効帯域を読み解く目を養えます。
メモリ暗号化とRowhammer ─ DRAM物理層の脆弱性
コールドブートやバスプロービングから主記憶を守るSME/TME/TDXの暗号化と、DRAMの電荷漏れでビットを反転させるRowhammerの物理機構を原理から押さえ、対策の効きどころと限界を見極められます。
メモリ一貫性モデル ─ 逐次一貫性からTSO/弱順序まで
マルチコアで「片方のコアの書き込みがなぜ別コアから順番通りに見えないのか」を、ハードの内部動作から解けます。SC・TSO・弱順序の違いとフェンスの要否を原理で押さえ、ロックフリーの落とし穴を避けられます。
メモリ階層の包含/排他/非包含設計
同じ容量でも階層の組み方で実効容量もスヌープ負荷も変わります。包含・排他・非包含の3ポリシーと、バックインバリデーションやスヌープフィルタ効果、コヒーレンスとのトレードオフを原理から整理します。
メモリ階層図 ─ レジスタからストレージまでの遅延と容量
なぜメモリは1種類で済まないのか。レジスタからHDDまで容量とレイテンシが桁で変わる事実を階層図として整理し、局所性で速さと大きさを両立させる設計の勘所を掴めます。
リトル則と待ち行列 ─ レイテンシ・スループット・並列度の関係
なぜ帯域を使い切るには大量の未処理要求が要るのか。リトル則L=λWでメモリ階層やI/Oの並列度・スループット・遅延を一本の式に束ね、必要キュー深度を原理から見積もる目が養えます。
ルーフラインモデル ─ 演算強度とボトルネックの可視化
そのカーネルが演算律速かメモリ帯域律速かを、演算強度1本の数値で見抜けます。リッジポイントと屋根の幾何から、タイリングや再利用向上で性能が伸びる理由まで原理で理解できます。
レジスタファイルとリネーミングの実装 ─ 物理レジスタとフリーリスト
リネーミングは「論理名と物理レジスタの貼り替え」に過ぎないと掴めば、発行幅やROB容量がなぜ頭打ちになるかが見えてきます。PRF方式・RAT・フリーリストの実装を内部動作から押さえられます。
ロードストアキューとメモリ曖昧性除去
ロードを投機的に先行させて性能を稼ぎつつ正しさを壊さない仕組みが要点。ストアフォワーディング、メモリ依存予測、順序違反のリプレイまで内部動作で掴めます。
仮想記憶の内部 ─ TLB・ページウォーク・ASID
仮想アドレス変換が遅延の温床になる理由を、多段ページウォーク・TLB階層・ASID/PCID・ヒュージページから原理で押さえ、TLBミスを抑える勘所を掴めます。
加算器の原理 ─ リップルキャリーからキャリー先読み・接頭加算器まで
なぜ加算が遅延の主役になるのか。桁上げをいかに速く伝えるかという一点を、リップルキャリーから先読み・接頭加算器まで原理で追い、遅延と面積の取り方を掴めます。
割り込みと例外処理の原理 ─ ベクタ・優先度・MSI-X
なぜ高速NICでも割り込みでCPUが溺れないのか。ベクタとMSI-X、APIC/GICの配送・優先度・モデレーションの内部を押さえれば、レイテンシとスループットの綱引きの正体が腑に落ちます。
固定小数点とDSP演算 ─ 飽和・スケーリング・MAC
なぜDSPは浮動小数点なしで信号処理を回せるのか。Q表記でビットを小数に割り当てる原理から、飽和・丸め・ガードビット付きMACまで、固定小数点の設計判断を内部動作で押さえられます。
除算と平方根のハード実装 ─ 復元法からNewton-Raphsonまで
なぜ除算だけが何十サイクルもかかるのか。復元法・SRT・Newton-Raphsonの三系統を原理から押さえれば、商1桁ずつの遅さと二次収束の速さ、非パイプライン化の理由まで腑に落ちます。
乗算器の原理 ─ Boothエンコーディングとワレスツリー
乗算が1サイクルで終わる仕組みを掴めば、なぜ乗算が加算より重いのに数段の遅延で済むかが見えてきます。Boothで部分積を半減し、ワレスツリーのCSAで一気に圧縮する流れを内部動作から押さえられます。
信頼の起点とセキュアエンクレーブ ─ TPM・SGX・TrustZone
OSが乗っ取られても鍵と計算を守りたい。TPMの測定・封印、SGXのメモリ暗号化と証明、TrustZoneの世界分離を原理から押さえれば、ハードウェアルートオブトラストの設計が腑に落ちます。
性能の定量化 ─ CPIスタックとボトルネック分析
なぜ遅いのかを当て推量で潰す前に。実効CPIを供給・分岐・キャッシュ・演算へ分解するCPIスタックとTop-Down解析を原理から押さえ、真のボトルネックを数字で特定できます。
組込みプロセッサとマイクロコントローラの原理 ─ 決定性とリアルタイム
なぜマイコンは性能より時間の正確さを選ぶのか。ハーバード構成・密結合メモリ・予測可能な割り込み遅延が、締切を守るWCETをどう支えるかを原理から理解できます。
低精度数値形式の系譜 ─ FP16/BF16/FP8/INTとブロック浮動小数点
なぜAIはFP32より荒い数で速く回るのか。FP16・BF16・FP8・INT8・MXFPの指数仮数配分とダイナミックレンジ、量子化誤差、共有指数の損得を系統立てて掴めます。
電源・クロックゲーティングと低電力設計の原理
バッテリーが持たない、発熱で頭打ち──その鍵は電力を「使わない瞬間に止める」設計です。クロック停止で動的電力を、電源遮断でリーク電力を削る原理と、DVFS・C状態の効き方を掴めます。
投機実行とリカバリ ─ チェックポイントとミスペナルティ
分岐を当てれば速いが、外せば数十サイクルが消える。誤予測をどう検出し、RAT復元とパイプラインフラッシュで状態をどう巻き戻すのか、回復の原理とコストを内部動作から掴めます。
同時マルチスレッディング(SMT)の原理 ─ 資源共有とスレッド競合
なぜ1コアが2スレッドを同時に捌けるのか。遊んでいた発行スロットを別スレッドで埋めるSMTの資源共有と、キャッシュ競合・サイドチャネルという代償を原理から掴めます。
不揮発性メモリと永続化 ─ PMEM・キャッシュフラッシュの順序保証
PMEMへ書いたデータが本当に電源断後も残るのか、その分かれ目を原理で押さえられます。ADR/eADRの永続化ドメイン、CLWB＋SFENCEのフラッシュ順序、ログによるクラッシュ整合性まで一気通貫で理解できます。
浮動小数点演算ユニットの内部 ─ 整列・正規化・丸めパイプライン
なぜ0.1+0.2が0.3にならないのか。FP加算の指数整列・正規化・最近接偶数丸めから、ガード/ラウンド/スティッキビット、FMAの単一丸めまでを原理で押さえ、数値誤差を制御できます。
分岐予測の仕組み ─ 2bitカウンタからTAGEまで
なぜ現代CPUは分岐の結末を待たずに走り続けられるのか。飽和カウンタからTAGEまでの予測機構と誤予測コストを原理から押さえ、IPCを左右する勘所を掴めます。
並列計算のFlynn分類 ─ SISD/SIMD/MISD/MIMDの系統
GPUもベクトルもマルチコアも、命令流とデータ流の組合せで整理できます。SISD/SIMD/MISD/MIMDの4分類とSPMD/SIMTの派生を原理から押さえ、現実のアーキテクチャの位置づけを地図化できます。
命令セットアーキテクチャ ─ CISC/RISCとマイクロオペ
なぜx86は遅くないのか。複雑なCISC命令を内部で固定長マイクロオペに割り、実装はRISC風に動く。ISAという抽象境界と中身の乖離を原理から掴めます。
命令パイプラインの原理 ─ ステージ分割とハザード
なぜCPUは1サイクルに1命令を捌けるのか。古典5段パイプラインを起点に、3種のハザードとフォワーディング・ストールの解決原理を、設計判断ごと押さえられます。
命令パイプライン構造図（5段 → スーパースカラ）
なぜ最近のCPUは1サイクルに複数命令を捌けるのか。古典5段を起点に、発行幅・ステージ深さ・フォワーディング経路がどう増えていくのかを構造として一望できます。