ホーム/半導体/分類比較/ パッケージング / OSAT

後工程・組立/検査・チップを基板へ接続し、保護・放熱・検査を行う

パッケージング / OSAT

前工程で作られたチップを切り出し、基板に接続し、保護・放熱・検査する工程。AI チップでは HBM とロジックを近接配置する先端パッケージングが重要になっている。

3つの要点
TL;DR
  1. パッケージングはチップを使える部品に仕上げる後工程。
  2. 保護だけでなく、信号・放熱・メモリ接続性能を左右する。
  3. AI 時代は HBM と組み合わせる先端パッケージが重要。

基本情報

基本情報

製品・技術の概要パッケージング / OSAT前工程で作られたチップを切り出し、基板に接続し、保護・放熱・検査する工程。AI チップでは HBM とロジックを近接配置する先端パッケージングが重要になっている。
役割
チップを基板へ接続し保護放熱検査を行う
見る指標
I/O 密度 / 放熱 / 歩留まり / テスト時間
ボトルネック
高密度実装テストコスト
代表工程
ダイシング / ボンディング / 封止 / テスト
価値軸
I/O 密度放熱歩留まり
代表技術
2.5D / 3D / チップレット
注意点
熱設計とテスト時間が効く
選ばれる理由
チップ間接続と放熱を改善できるチップレット構成で大規模チップを作りやすい
主な利用シーン
AI GPU + HBMチップレット CPU / モバイル SoC・センサー

選定ガイド

選定ポイント

採用する理由と、事前に受け入れるべきトレードオフを分けて確認します。

採用に向く条件

選ぶ理由

  1. チップ間接続と放熱を改善できる
  2. チップレット構成で大規模チップを作りやすい
  3. 後工程でも大きな差別化余地がある

事前に確認する条件

考慮すべき点

  1. 高密度化で熱・信号品質の設計が難しい
  2. テストと歩留まり管理がコストに効く
  3. 前工程・基板・メモリ供給との調整が必要

詳しい解説

もっと詳しく

後工程・OSAT とは何か

半導体製造は、ウェハーに回路を作る「前工程」と、それを切り分けてチップとして仕上げる「後工程」に分かれます。後工程は、ウェハーを個々のチップに切断し、基板へ実装(ボンディング)し、樹脂などで封止し、動作を検査する一連の工程です。これを専門に受託する企業を OSAT(Outsourced Semiconductor Assembly and Test)と呼びます。前工程のファウンドリに対し、後工程を担う受託専業として、半導体の量産を支えています。

横にスクロール

設計会社とファウンドリから届くパッケージ仕様・良品ウェハーをOSATが受け、薄化・切断・接続・封止・検査を行って完成品を機器メーカーへ渡す流れと、接続密度・放熱・組立歩留まりの制約
OSATは良品ウェハーを接続・封止・検査済み部品へ仕上げます。帯域・放熱・接続品質と組立歩留まりを管理します。

先端パッケージングが性能の鍵に

かつて後工程は「作った回路を保護して端子を出す」地味な工程と見られてきましたが、微細化が物理的な限界に近づく中、その役割は一変しました。複数のチップ(チップレット)を一つのパッケージに高密度に束ねる先端パッケージング——2.5D/3D 実装、シリコンインターポーザ、TSV(シリコン貫通電極)などが、システム全体の性能・電力効率を決める中核技術になっています。AI アクセラレータで需要が急増した広帯域メモリ(HBM)の積層や、GPU とメモリを近接実装する技術は、この後工程の進化に支えられています。

観点前工程(ファウンドリ)後工程(OSAT)
作業対象ウェハー上の回路形成切断・実装・封止・検査
近年の焦点微細化(nm 世代)チップレット・3D 実装
価値トランジスタ集積パッケージでの統合

業界の勘所

  • 地位の上昇: 微細化の限界を補う先端パッケージングで、後工程の重要性が急上昇。
  • チップレット化: 小チップを束ねる設計が主流化し、実装技術が性能を左右する。
  • HBM と AI 需要: メモリ積層・近接実装が、AI 向け高性能チップの前提になっている。
  • 受託専業の役割: OSAT が量産の実装・検査を担い、ファウンドリと補完し合う。
性能向上は“実装”でも起きている

半導体の進歩を微細化(トランジスタの小型化)だけで捉える時代は終わりつつあります。チップレットを束ねる先端パッケージングは、微細化の鈍化を補い、システム性能を押し上げる主戦場になりました。前工程と後工程の両輪で性能を見るのが、いまの勘所です。

総じて後工程・OSAT は、チップを仕上げ検査する受託領域であり、チップレットや 3D 実装といった先端パッケージングを通じて、微細化の限界を補いながら性能向上を担う存在へと重要性を高めています。

選定・設計の判断材料

パッケージング / OSATを実務で読む

TL;DRは入口です。実際に選ぶ・使う段階では、何を解決するか、何と比較するか、導入後にどこで詰まるかまで見る必要があります。

解決すること

AI GPU + HBM

比較で見る軸

役割: チップを基板へ接続し、保護・放熱・検査を行う / 見る指標: I/O 密度 / 放熱 / 歩留まり / テスト時間 / ボトルネック: 高密度実装・熱・テストコスト

導入後に効く点

チップレット構成で大規模チップを作りやすい

先に潰すリスク

高密度化で熱・信号品質の設計が難しい

数字・仕様の読み方
役割
チップを基板へ接続し、保護・放熱・検査を行う
見る指標
I/O 密度 / 放熱 / 歩留まり / テスト時間
ボトルネック
高密度実装・熱・テストコスト
代表工程
ダイシング / ボンディング / 封止 / テスト
価値軸
I/O 密度・放熱・歩留まり
代表技術
2.5D / 3D / チップレット

判断チェックリスト

  • 自社の用途が「AI GPU + HBM / チップレット CPU」に近いか確認する。
  • 強みである「チップ間接続と放熱を改善できる」が本当に評価軸になるか確認する。
  • 注意点の「高密度化で熱・信号品質の設計が難しい」を運用で吸収できるか確認する。
  • 公開値や仕様値は、対象プラン・対象機種・対象リージョンまで確認する。
  • 既存システム、ID、ネットワーク、監視、バックアップとの接続方法を先に洗い出す。
  • 小さく試してから、本番移行、権限設計、障害時手順、コスト監視を決める。

次に確認する観点

AI GPU + HBMチップレット CPUモバイル SoC・センサーASE TechnologyAmkor TechnologyTSMC CoWoSIntel Foveros / EMIB

選択肢

代表企業・技術

ASE Technology

OSAT 大手

Amkor Technology

後工程受託の大手

TSMC CoWoS

AI 向け先端パッケージで重要

Intel Foveros / EMIB

チップレット実装技術

利用場面

こんな場面で使う

AI GPU + HBMチップレット CPUモバイル SoC・センサー
参考リンク